(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公園番号 特開2003-100641 (P2003-100641A)

(43)公開日 平成15年4月4日(2003.4.4)

FI デーマコート*(参考) H01L 21/205 5F004 21/302 J 5F045

審査請求 未請求 請求項の数15 OL (全 12 頁)

(21)出顧番号 特顧2001-293781(P2001-293781)

平成13年9月26日(2001.9.26)

(71)出顧人 000003078

株式会社東芝

東京都港区芝浦一丁目1番1号

(72)発明者 永 野 元

神奈川県横浜市磯子区新杉田町8番地 株

式会社束芝横浜事業所内

(72)発明者 山 田 敬

神奈川県横浜市磯子区新杉田町8番地 株

式会社束芝横浜事業所内

(74)代理人 100075812

弁理士 吉武 賢次 (外4名)

最終頁に続く


(54) 【発明の名称】 半導体装置用基板を製造する方法および半導体装置用基板

(57)【要約】

(22)出顧日

【課題】 表面の結晶に欠陥が少なく、かつSOIの構造を有する領域とSOIの構造を有しない領域との間に段差がない平坦な表面を有する半導体装置用基板の製造方法および半導体装置用基板を提供する。

【解決手段】 絶縁層22により半導体基板12から絶縁された半導体層32上にパターニングされたマスク層35、42を形成するマスク層形成ステップと、マスク層のパターンに従い半導体層をエッチングし絶縁層へ貫通するトレンチ54を形成するトレンチ形成ステップと、絶縁層の厚さよりも薄く半導体基板上に堆積させた保護層92をエッチングしトレンチの側面を被覆する側壁保護部94を形成する保護部形成ステップと、トレンチの底面から半導体基板まで絶縁層をエッチングするエッチング・ステップと、絶縁層のエッチングにより露出した半導体基板の表面から単結晶層52を成長させる単結晶層形成ステップとを具備する。



【特許請求の範囲】

【請求項1】電気的に絶縁性である絶縁圏によって半導 体基板から絶縁された半導体層上にバターニングされた マスク層を形成するマスク層形成ステップと、

前記マスク層のパターンに従って少なくとも前記半導体 層をエッチングして前記絶縁層へ貫通するトレンチを形 成するトレンチ形成ステップと、

前記絶縁層の厚さよりも薄く前記半導体基板上に堆積さ せた保護層をエッチングして前記トレンチの側面を被覆 する側壁保護部を形成する保護部形成ステップと、

前記トレンチの底面から前記半導体基板までの前記絶縁 層をエッチングするエッチング・ステップと、

前記絶縁層がエッチングされることによって露出した前 記半導体基板の表面から単結晶層を成長させる単結晶層 形成ステップと、

を具備する半導体装置用基板の製造方法。

【請求項2】前記エッチング・ステップは、前記トレン チの底面から前記半導体基板までの前記絶縁層を、少な くとも前記トレンチの底面に比較的近い部分をエッチン グするトレンチ側エッチングと前記半導体基板に比較的 20 するエッチング・ステップと、 近い部分をエッチングする基板側エッチングとに分けて エッチングする二段階エッチング・ステップであって、 前記保護部形成ステップは、前記トレンチ側エッチング の前、または前記基板側エッチングの前に実行されると とを特徴とする請求項1に記載の半導体装置用基板の製 浩方注.

【請求項3】前記トレンチ側エッチングは異方性のエッ チングであり、

前記基板側エッチングは等方性のエッチングであること を特徴とする請求項2に記載の半導体装置用基板の製造 30 方注。

【請求項4】前記トレンチ側エッチングおよび前記基板 側エッチングにおけるエッチングはともに等方性のエッ チングであり、前記トレンチ側エッチングにおいて、前 記半導体層の下に存在する前記絶縁層が前記トレンチの 側面の方向へエッチングされ、

前記保護部形成ステップは、前記トレンチ側エッチング の後、前記基板側エッチングの前に実行され、前記側壁 保護部は、前記トレンチの側面と前記トレンチ側エッチ ングによってエッチングされた前記絶縁層が存在した前 40 板。 記半導体層の下方とに形成されることを特徴とする讃求 項2に記載の半導体装置用基板の製造方法。

【 請求項5 】 前記等方性のエッチングは液相中で行われ るウェット・エッチングであり、

前記異方性のエッチングは気相中で行われるドライ・エ ッチングであることを特徴とする請求項3または請求項 4 に記載の半導体装置用基板の製造方法。

【請求項6】前記トレンチ形成ステップにおいて、前記 半導体層のエッチングは等方性のエッチングであり、前

の側面の方向へエッチングされ、

前記保護部形成ステップにおいて、前記側壁保護部は、 前記トレンチ形成ステップによってエッチングされた前 記半導体層が存在していた前記半導体層の下方に形成さ

前記エッチング・ステップにおけるエッチングは等方性 のエッチングであることを特徴とする請求項1に記載の 半導体装置用基板の製造方法。

【請求項7】電気的に絶縁性である絶縁層によって半導 10 体基板から絶縁された半導体層上にバターニングされた マスク層を形成するマスク層形成ステップと、

前記マスク層のパターンに従って少なくとも前記半導体 層を等方的にエッチングして前記マスク層の下に存在す る前記半導体層を前記トレンチの側面の方向へエッチン グし、前記絶縁層へ貫通するトレンチを形成するトレン チ形成ステップと、

前記トレンチの底面から前記半導体基板までの前記絶縁 層を等方的にエッチングして前記半導体層の下に存在す る前記絶縁層を前記トレンチの側面の方向へエッチング

前記絶縁層がエッチングされることによって露出した前 記半導体基板の表面から単結晶層を成長させる単結晶層 形成ステップと、

を具備する半導体装置用基板の製造方法。

【請求項8】前記等方性のエッチングは液相中で行われ るウェット・エッチングであることを特徴とする請求項 7に記載の半導体装置用基板の製造方法。

【請求項9】表面を有する半導体基板と、

前記表面上に、電気的に絶縁性である絶縁層および該絶 緑層によって絶縁された半導体層が形成された絶縁領域

前記表面上に形成された単結晶層を有する非絶縁領域

前記絶縁領域と前記非絶縁領域との境界領域に存在する 少なくとも前記半導体層の側面を被覆する側壁保護部と

前記絶縁領域と前記非絶縁領域との境界領域に存在する 前記絶縁層の側面は前記半導体層の側面よりも前記非絶 縁領域側に存在することを特徴とする半導体装置用基

【請求項10】前記側壁保護部は前記半導体層の側面か らの厚さが前記絶縁層の前記半導体基板からの厚さより も薄いことを特徴とする請求項9に記載の半導体装置用 基板。

【請求項11】前記絶縁層の側面のうち、前記半導体基 板の近傍の側面が前記半導体層の側壁よりも前記非絶縁 領域側に存在することを特徴とする請求項9 に記載の半 導体装置用基板。

【請求項12】前記絶縁層の側面のうち、前記半導体層 記マスク層の下に存在する前記半導体層が前記トレンチ 50 の近傍の側面は前記半導体層の側壁よりも前記絶縁領域

側に存在することを特徴とする請求項10に記載の半導 体装置用基板。

【請求項13】表面を有する半導体基板と、

前記表面上に、電気的に絶縁性である第1の絶縁層およ び該第1の絶縁層によって絶縁された半導体層が形成さ れ、さらに該半導体層上に形成された第2の絶縁層を有 する絶縁領域と、

前記表面上に形成された単結晶層を有する非絶縁領域と を備え、

前記絶縁領域と前記非絶縁領域との境界に存在する前記 10 半導体層の側面および前記第1の絶縁層の側面は、とも に前記絶縁領域と前記非絶縁領域との境界に存在する前 記第2の絶縁層の側面よりも前記絶縁領域側に存在する ことを特徴とする半導体装置用基板。

【請求項14】前記第1の絶縁層の側面は前記半導体層 の側面よりも前記絶縁領域側に存在することを特徴とす る請求項13に記載の半導体装置用基板。

【請求項15】前記半導体基板の表面から前記半導体層 の表面までの距離hおよび前記半導体層の側面と前記第 2の絶縁層の側面との間の距離 d が、

d/h≥0.75を満たすことを特徴とする請求項14に記 載の半導体装置用基板。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置の製造 方法および半導体装置に関する。

[0002]

【従来の技術】SOI (Silicon On Insulator) 基板上に 形成された電界効果トランジスタは、高速に動作すると とができ、高速なロジック回路を構成することができ る。近年、このような高速なロジック回路とDRAMとが混 載されたシステムLSIなどの半導体装置の需要が大き 41

【0003】一方、DRAMをSOI層に形成した場合には、S OI層の基板浮遊効果により、DRAMのメモリセル用トラン ジスタのBodv領域に電荷が蓄積され、DRAMの予期せぬリ ークによるリテンションの劣化やセンスアンプ回路にお けるペアトランジスタのしきい値等のずれが生じる。

【0004】この基板浮遊効果を解決するために索子領 域にコンタクトを設けてSOI層の電位を制御する方法が

【0005】しかし、素子領域にコンタクトを設けるた めにDRAMのセル面積やセンスアンプ回路の面積などが増 大して、高集積化できなくなってしまう。

【0006】そこで、SOI領域と非SOI領域とを設けた基 板(以下、部分SOI基板という)を形成する方法がある。S OI領域は半導体基板上に形成された絶縁層の上に形成さ れた半導体層を有し、非SOI領域は半導体基板上に絶縁 層を介さずに形成された単結晶層を有する。

板浮遊効果の影響を受けない。従って、SOI領域に電界 効果トランジスタを形成し、非SOI領域にDRAMを形成す

ることによって、高速なロジック回路と基板浮遊効果の 影響を受けないDRAMとを搭載したシステムLSIが形成さ

れ得る。

【0008】部分SOI基板を形成する方法としては、第 1の方法として、SIMOX(Separationby Implantation of Silicon)法 (特開平10-303385またはSymposium on VLS 12000参照)、第2の方法として、絶縁膜をパターンニン グしたシリコン基板上に他のシリコン基板を貼り合わせ る方法(特開平8-316431参照)、第3の方法として、SOI 基板のSOI層と絶縁層(以下、BOX(Buried Oxide)層と もいう)を部分的にエッチングして除去する方法(特開 平7-106434、特開平11-238860または特開2000-91534参 照)がある。

[0009]

40

【発明が解決しようとする課題】第1の方法であるSIMO X法によれば、酸素イオンが注入されるので、SOI層の結 晶あるいはバルク層の結晶に欠陥が生じやすい。 第2の 20 方法によれば、シリコン基板同士が貼り合わせられる領 域がある。よって、シリコン基板同士を貼り合わせた部 分において、結晶方位がずれて結晶欠陥が生じる。第3 の方法によれば、SOI領域と非SOI領域との境界部で段差 が生じるので、リソグラフィ工程においてフォーカスマ ージンが小さくなるなど後工程に悪影響を及ぼす。

【0010】一方、第3の方法によれば、SOI領域と非S OI領域との間に段差が存在するものの、第1の方法や第 2の方法に比較して、SOI基板の結晶欠陥が少なく品質 は比較的良好である。

【0011】第3の方法によって発生したSOI領域と非S 30 OI領域との間の段差を平坦にするために、非SOI領域に エピタキシャル層を形成して研磨する方法(特開2000-24 3944参照)がある。

【0012】しかし、この方法によれば、BOX層をRIE(R eactive Ion Etching)によってエッチングしているの で、BOX層の下にあるシリコン基板がプラズマによって ダメージを受けて結晶欠陥を生じてしまう。

【0013】従って、RIEなどによらず、NH。F溶 液などを用いた化学反応によるウェット・エッチングに より、BOX層の選択的な除去を行なうのが好ましい。し かしながら、溶液を使ったウェット・エッチングは等方 性であるので、BOX層がサイド・エッチングされてしま

【0014】図6(A) および図6(B)は、従来の方法 に従って、BOX層20をウェット・エッチングして得ら れたSOI領域と非SOI領域とを有する部分SOI基板の拡大 断面図である。半導体基板10上に、BOX層20、SOI層 30 およびマスク層 40 がBOX層 20、SOI層 30、マス ク層40の順に形成されている。 パターニングされたマ

【0007】非SOI領域に形成された半導体装置は、基 50 スク層40を用いてSOI層30がRIEでエッチングされ

る。さらに、溶液を用いてBOX層20が選択的にウェッ ト・エッチングされる。

【0015】 CCで、半導体基板10のうち、BOX層2 0およびSOI層30が残存している領域がSOI領域60で あり、BOX層20およびSOIが残存していない領域が非SO I領域70である。BOX層20またはSOI層30の一方が 残存しており、他方が残存していない領域を境界領域8 0とする。

【0016】次に、非SOI領域70においては、半導体 の面から単結晶層50を成長させる。

【0017】BOX層20をウェット・エッチングする と、BOX層20は半導体基板10へ向かう基板方向だけ でなく、半導体基板10の表面へ向かう方向と垂直な横 方向ヘサイド・エッチングされる。その結果、SOI層3 0の幅がサイド・エッチングされる幅の2倍以下である パターンにおいては、SOI層30がリフトオフしてしま うおそれがある。また、単結晶層50を成長させるとき に、SOI層30の側面からも単結晶が成長する。SOI層3 0は半導体基板10の表面よりも高い位置にあるため、 SOI層30の側面からの単結晶が半導体基板10からの 単結晶よりも高く成長する。よって、境界領域80また はその近傍でパンプ55が形成されてしまう(図6

(A) 参照)。バンプ55の近傍の半導体装置用基板の 表面には、結晶欠陥が生じる。また、平坦な半導体装置 用基板を形成するために、パンプ55を研磨する研磨工 程が必要になる。

【0018】尚、マスク層40は後の工程で除去される ため、単結晶層50の平坦面とSOI層30の表面とが同 一平面内にあれば、基板表面が平坦になる。従って、図 30 6 (A) において、単結晶層50の平坦面とSOI層30の 表面とが同じレベルに描かれている。

【0019】これらを解決する方法として、図6(B) に示すように、SOI層30がエッチングされた後、SOI層 30の側面を側壁保護膜90によって被覆する方法があ る。それによってSOI層30がリフトオフしてしまうお それが軽減される。

【0020】しかし、側壁保護膜90がBOX層20より 薄い場合には、BOX層20をエッチングしたときに、SOI 層30の裏面が露出する。従って、依然として、SOI層 30の裏面から単結晶が成長し、境界領域80またはそ の近傍でパンプ55が形成されてしまう。

【0021】一方、BOX層20の膜厚以上に厚い側壁保 護膜90を形成することは、製造コストを増加させ、側 壁保護膜90を形成するためのプロセスを困難にするの で好ましくない。

【0022】よって、本発明の目的は、表面の結晶に欠 陥が少なく、かつSOIの構造を有する領域とSOIの構造を 有しない領域との間に段差がない平坦な表面を有する半 導体装置用基板の製造方法および半導体装置用基板を提 50 いた前記半導体層の下方に形成され、前記エッチング・

供することである。 [0023]

【課題を解決するための手段】本発明に従った実施の形 態による半導体装置用基板の製造方法は、電気的に絶縁 性である絶縁層によって半導体基板から絶縁された半導 体層上にパターニングされたマスク層を形成するマスク 層形成ステップと、前記マスク層のバターンに従って少 なくとも前記半導体層をエッチングして前記絶縁層へ貫 通するトレンチを形成するトレンチ形成ステップと、前 基板10が露出している。この露出した半導体基板10 10 記絶緑層の厚さよりも薄く前記半導体基板上に堆積させ た保護層をエッチングして前記トレンチの側面を被覆す る側壁保護部を形成する保護部形成ステップと、前記ト レンチの底面から前記半導体基板までの前記絶縁層をエ ッチングするエッチング・ステップと、前記絶縁層がエ ッチングされることによって露出した前記半導体基板の 表面から単結晶層を成長させる単結晶層形成ステップ と、を具備する。

6

【0024】好ましくは、前記エッチング・ステップ は、前記トレンチの底面から前記半導体基板までの前記 20 絶縁層を、少なくとも前記トレンチの底面に比較的近い 部分をエッチングするトレンチ側エッチングと前記半導 体基板に比較的近い部分をエッチングする基板側エッチ ングとに分けてエッチングする二段階エッチング・ステ ップであって、前記保護部形成ステップは、前記トレン チ側エッチングの前、または前記基板側エッチングの前 に実行される。

【0025】好ましくは、前記トレンチ側エッチングは 異方性のエッチングであり、前記基板側エッチングは等 方性のエッチングである。

【0026】好ましくは、前記トレンチ側エッチングお よび前記基板側エッチングにおけるエッチングはともに 等方性のエッチングであり、前記トレンチ側エッチング において、前記半導体層の下に存在する前記絶縁層が前 記トレンチの側面の方向へエッチングされ、前記保護部 形成ステップは、前記トレンチ側エッチングの後、前記 基板側エッチングの前に実行され、前記側壁保護部は、 前記トレンチの側面と前記トレンチ側エッチングによっ てエッチングされた前記絶縁層が存在した前記半導体層 の下方とに形成される。

【0027】好ましくは、前記等方性のエッチングは液 相中で行われるウェット・エッチングであり、前記異方 性のエッチングは気相中で行われるドライ・エッチング

【0028】前記トレンチ形成ステップにおいて、前記 半導体層のエッチングは等方性のエッチングであり、前 記マスク層の下に存在する前記半導体層が前記トレンチ の側面の方向へエッチングされ、前記保護部形成ステッ プにおいて、前記側壁保護部は、前記トレンチ形成ステ ップによってエッチングされた前記半導体層が存在して (5)

ステップにおけるエッチングは等方性のエッチングであ

【0029】本発明に従った他の実施の形態による半導 体装置用基板の製造方法は、電気的に絶縁性である絶縁 層によって半導体基板から絶縁された半導体層上にパタ ーニングされたマスク層を形成するマスク層形成ステッ プと、前記マスク層のパターンに従って少なくとも前記 半導体層を等方的にエッチングして前記マスク層の下に 存在する前記半導体層を前記トレンチの側面の方向へエ ッチングし、前記絶縁層へ貫通するトレンチを形成する 10 トレンチ形成ステップと、前記トレンチの底面から前記 半導体基板までの前記絶縁層を等方的にエッチングして 前記半導体層の下に存在する前記絶縁層を前記トレンチ の側面の方向へエッチングするエッチング・ステップ と、前記絶縁層がエッチングされることによって露出し た前記半導体基板の表面から単結晶層を成長させる。

【0030】好ましくは、前記等方性のエッチングは液 相中で行われるウェット・エッチングである。

【0031】本発明に従った実施の形態による半導体装 置用基板は、表面を有する半導体基板と、前記表面上 に、電気的に絶縁性である絶縁層および該絶縁層によっ て絶縁された半導体層が形成された絶縁領域と、前記表 面上に形成された単結晶層を有する非絶縁領域と、前記 絶縁領域と前記非絶縁領域との境界領域に存在する少な くとも前記半導体層の側面を被覆する側壁保護部とを備 え、前記絶縁領域と前記非絶縁領域との境界領域に存在 する前記絶縁層の側面は前記半導体層の側面よりも前記 非絶縁領域側に存在する。

【0032】好ましくは、前記側壁保護部は前記半導体 層の側面からの厚さが前記絶縁層の前記半導体基板から の厚さよりも薄い。

【0033】好ましくは、前記絶縁層の側面のうち、前 記半導体基板の近傍の側面が前記半導体層の側壁よりも 前記非絶縁領域側に存在する。

【0034】前記絶縁層の側面のうち、前記半導体層の 近傍の側面は前記半導体層の側壁よりも前記絶縁領域側 に存在してもよい。

【0035】本発明に従った他の実施の形態による半導 体装置用基板は、表面を有する半導体基板と、前記表面 上に、電気的に絶縁性である第1の絶縁層および該第1 の絶縁層によって絶縁された半導体層が形成され、さら に 該半導体層上に形成された第2の絶縁層を有する絶縁 領域と、前記表面上に形成された単結晶層を有する非絶 縁領域とを備え、前記絶縁領域と前記非絶縁領域との境 界に存在する前記半導体層の側面および前記第1の絶縁 層の側面は、ともに前記絶縁領域と前記非絶縁領域との 境界に存在する前記第2の絶縁層の側面よりも前記絶縁 領域側に存在する。

【0036】好ましくは、前記第1の絶縁層の側面は前 記半導体層の側面よりも前記絶縁領域側に存在する。

【0037】好ましくは、前記半導体基板の表面から前 記半導体層の表面までの距離 h および前記半導体層の側 面と前記第2の絶縁層の側面との間の距離dが、d/h ≧0.75を満たす。

[0038]

【発明の実施の形態】以下、図面を参照し、本発明によ る実施の形態を説明する。尚、本実施の形態は本発明を 限定するものではない。図面はいずれも理解を容易にす るために概略されている。また、当業者にとって、以下 の実施の形態のいずれかの組合せを想到することは容易 である。

【0039】図1は、本発明に従った第1の実施の形態に よる半導体装置用基板の製造方法を工程順に示した半導 体装置用基板の拡大断面図である。

【0040】図1(A)を参照して、半導体基板12の 表面に電気的に絶縁性である絶縁層22が形成され、絶 縁層22によって半導体基板から絶縁された半導体層3 2が形成されている。即ち、SOI構造が半導体基板12 上に形成されている。市販されているSOI基板を用いて 20 も良い。

【0041】半導体層32の上にマスク層が形成され、 パターニングされる。本実施の形態においては、半導体 層32の上に酸化層35が形成され、酸化層35の上に 窒化層42が形成される。即ち、二層からなるマスク層 35、42が形成される。酸化層35は窒化膜42から 半導体層32への応力を軽減し半導体層32を保護す る。

【0042】半導体基板12および半導体層32は、例 えば、シリコン基板であり、絶縁層22および酸化層3 30 5は、例えば、シリコン酸化膜である。窒化膜42、例 えば、シリコン窒化膜である。本実施の形態において は、絶縁層22の厚さは約400nmまたは約200nmであり、 半導体層32の厚さは約200 nmである。

【0043】次に、半導体層32がパターニングされた マスク層35、42に従ってエッチングされる。それに よって、絶縁層22へ貫通するトレンチ54が形成され る。トレンチ54は、半導体層32のエッチングによっ て露出した絶縁層22の表面部を底面とし、半導体層3 2のエッチングによって露出した半導体層32の側部を 40 側面とする。

【0044】図1 (B) を参照して、次に、半導体層3 2を酸化して、トレンチ54の側面に酸化層37を形成 する。さらに、絶縁層22の厚さよりも薄い保護層92 を半導体基板 12上に堆積させる。本実施の形態におい ては、保護層92は、LPCVD (Low Pressure Chemical V apor Deposition) によって堆積される。酸化層37 は、保護層92から半導体層32を保護する。保護層9 2は図1 (B) において破線で示されている。との保護 層92を半導体基板12の表面に向かって異方的にエッ 50 チングすることによって、側壁保護部94がトレンチ5

4の側面に残存する。それによって、側壁保護部94は トレンチ54の側面を被覆する。保護層92 および側壁 保護部94は、例えば、窒化材料や酸化材料からなる。 本実施の形態において、 側壁保護部94は窒化材料から

【0045】側壁保護部94が酸化材料からなる場合に は、絶縁層22をエッチングする際に同時にエッチング される。しかし、絶縁層22の膜厚tを充分に薄くする ことによって、半導体層32が露出することなく、半導 体基板12の表面が露出し得る。

【0046】図1 (c) を参照して、トレンチ54の底 面から半導体基板12までに存在する絶縁層22をエッ チングする。本実施の形態において、絶縁層22は、ト レンチ54の底面に比較的近い部分をエッチングするト レンチ側エッチングと半導体基板 12 に比較的近い部分 をエッチングする基板側エッチングとに分けて二段階で エッチングされる。

【0047】まず、トレンチ側エッチングが実行され る。即ち、側壁保護部94から露出している絶縁層22 の領域が選択的にRIEなどによって異方的にエッチング される。それによって、図1 (C) に示す破線の位置ま で絶縁層22がエッチングされる。絶縁層22が半導体 基板12の上に残存しているので、半導体基板12はRI Eのプラズマなどによるダメージを受けない。

【0048】続いて、絶縁層22の基板側エッチングが 実行される。即ち、NH、F溶液などを用いたウェット ・エッチングによって、半導体基板12が露出するまで 絶縁層22がエッチングされる。ウェット・エッチング は絶縁層22を化学的にエッチングするため半導体基板 は、結晶欠陥が比較的少ない。

【0049】絶縁層22は図1 (c) の破線まですでに 異方的にエッチングされているため、残存している絶縁 層22がウェット・エッチングによって等方的にエッチ ングされても、半導体基板10の表面へ向かう方向に対 して垂直な横方向へサイド・エッチングされる絶縁層2 2の幅は従来と比較して小さい。サイド・エッチングさ れる絶縁層22の幅は、図1 (C) の破線から半導体基 板12の表面までの距離、即ち、トレンチ側エッチング の後に残存している絶縁層22の残膜厚1に依存する。 【0050】よって、保護層92が絶縁層22より薄く ても、残膜厚tを調節することによって、絶縁層22が 半導体層32の下までサイド・エッチングされないよう にすることができる。従って、半導体層32は露出して いない。尚、残膜厚tは、側壁保護層94の半導体層3 2の側面からの厚さ t よりも小さい。例えば、残膜厚 tは約50nmであり、厚さt´は約100nmである。

【0051】図1 (D) を参照して、半導体基板12の 表面から単結晶をエピタキシャル成長させることによっ て、トレンチ54内部に単結晶層52が形成される。本 50 による半導体装置用基板の製造方法を工程順に示した半

実施の形態において、単結晶層52は選択エピタキシャ ル成長法により形成される。半導体基板12の表面が露 出し、半導体層32は露出していないので、単結晶は半 導体基板12から成長し、半導体層32からは成長しな

【0052】とこで、半導体基板12のうち、絶縁層2 2および半導体層32が存在している領域を絶縁領域6 2とし、絶縁層22および半導体層32が存在せず、単 枯晶層52が形成されている領域を非絶縁領域72とす 10 る。側壁保護部94が形成されている領域、並びに絶縁 層22または半導体層32の一方が残存しており他方が 残存していない領域を境界領域82とする。各添付図面 において、絶縁領域62、非絶縁領域72および境界領 域82のそれぞれは破線によって区別されている。

【0053】単結晶は半導体基板12から成長し、半導 体層32からは成長しないので、境界領域82またはそ の近傍においてバンブは形成されない。従って、境界領 域82またはその近傍の単結晶層52の表面には、結晶 欠陥は生じない。

20 【0054】本実施の形態において、マスク層35およ び42は後の工程で除去されるので、単結晶層52は、 単結晶層52の表面と半導体層32の表面とが同一平面 になるように形成される。それによって、マスク層35 および42を除去した後における半導体装置用基板10 0の基板面98が平坦になる。このようにして、平坦な 基板面98を有する半導体装置用基板100が形成され る。

【0055】側壁保護部94は窒化材料から形成されて いるので、マスク層35および42がアッシング等によ 12へダメージを与えない。よって、半導体基板12に 30 り除去されたときに、側壁保護部94も半導体層32の 表面まで除去される。従って、絶縁領域62から境界領 域82を介して非絶縁領域72まで平坦な基板面98が 形成される。とのようにして、半導体装置用基板200 が形成される。

> 【0056】よって、半導体装置用基板100は、半導 体基板12と、半導体基板12の表面上に、電気的に絶 緑性である絶縁層22と絶縁層22によって絶縁された 半導体層32とが形成された絶縁領域62と、半導体基 板12の表面上に形成された単結晶層52を有する非絶 40 縁領域72と、絶縁領域62および非絶縁領域72の境 界領域82に存在する少なくとも半導体層32の側面を 被覆する側壁保護部94とを備えている。

【0057】絶縁領域62と非絶縁領域72との境界領 域82に存在する絶縁層22の側面は半導体層32の側 面よりも非絶縁領域72側に存在する。

【0058】半導体装置用基板100の絶縁領域62お よび非絶縁領域72にはそれぞれの特性に適合した半導 体装置が形成され得る。

【0059】図2は、本発明に従った第2の実施の形態

導体装置用基板の拡大断面図である。

【0060】図2(A)を参照して、まず、図1(A)と 同様に、半導体基板12上に、絶縁層22、半導体層3 2およびマスク層35、42が形成される。

11

【0061】半導体層32と絶縁層22の一部分がパタ ーニングされたマスク層35、42に従ってRIEにより 異方的にエッチングされる。即ち、トレンチ54が形成 されるとともに、絶縁層22のトレンチ側エッチングが 行われる。それによって、絶縁層22へ貫通するトレン チ54が形成される。トレンチ54は、半導体層32の 10 全マージンは、t´とt´´との和になる。 エッチングによって露出した絶縁層22の部分を底面と し、半導体層32のエッチングによって露出した半導体 層32および絶縁層22の側部を側面とする。

【0062】図2(B)を参照して、第1の実施の形態と 同様に、側壁保護部94がトレンチ54の側面に形成さ れる。ただし、第1の実施の形態と異なり、トレンチ5 4の側面は半導体層32および絶縁層22の側部からな るので、側壁保護部94は、半導体層32の側部だけで なく、絶縁層22の側部をも被覆する。

【0063】図2(C)を参照して、トレンチ54の底 面から半導体基板12まで残存する絶縁層22をウェッ ト・エッチングする。即ち、本実施の形態において、絶 緑層22のトレンチ側エッチングは、基板側エッチング が実行され、側壁保護部94が形成された後に行われ る。

【0064】トレンチ側エッチングの際に、絶縁層22 のうちトレンチ54側の一部分は、トレンチ側エッチン グによって、既にエッチングされている。従って、絶縁 層22のうち半導体基板12の比較的近くに残存してい る部分が基板側エッチングによって等方的にエッチング 30 される。それによって、保護層92 (図1 (B) 参照) が絶縁層22より薄くとも、絶縁層22の残膜厚tを調 節することによって、絶縁層22は半導体層32の下ま でサイド・エッチングされないようにすることができ る。

【0065】本実施の形態において、残膜厚tを半導体 層32の側面からの側壁保護層94の厚さ t ´よりも小 さくすることができる。即ち、基板側エッチングにおい て、半導体装置用基板200は、残膜厚tと厚さt´と の差だけ横方向のマージンを有する。従って、基板側エ 40 ッチングの後、半導体層32は露出していない。

【0066】また、半導体装置用基板200は、トレン チ側エッチングの際に既にエッチングされている絶縁層 22の厚さの分だけ縦方向のマージンを有する。よっ て、基板側エッチングにおいて、さらにエッチングが進 んだ場合であっても、半導体層32は露出しない。

【0067】図2(E)は、基板側エッチングにおい て、側壁保護層94の厚さも、を越えてオーパーエッチ ングしたときの破線円Zで示された部分の拡大図であ

示されている。厚さも、、は、トレンチ側エッチングの 際に既にエッチングされている絶縁層22の厚さに等し い。基板側エッチングにおいて、側壁保護層94の厚さ t 、以上にオーバーエッチングしても、半導体層32は 露出していない。

【0.068】よって、本実施の形態において、基板側エ ッチングは、絶縁層22をt´とt´´との和の厚さの 分だけエッチングすることができる。即ち、横方向のマ ージンおよび縦方向のマージンの両方を考慮した場合、

【0069】本実施の形態において、半導体基板12が 露出するまで絶縁層22はウェット・エッチングされる ので半導体基板12には結晶欠陥が生じ難い。

【0070】図2 (D) を参照して、半導体基板12の 表面から単結晶層52をエピタキシャル成長させること によって、トレンチ54内部に単結晶層52が形成され

【0071】第1の実施の形態と同様に、半導体基板1 2の表面が露出し、半導体層32は露出しないので、単 20 結晶層52は半導体基板12からエピタキシャル成長 し、半導体層32からは成長しない。

【0072】よって、境界領域82またはその近傍にお いてバンブは形成されない。従って、境界領域82また はその近傍の単結晶層52の表面には、結晶欠陥は生じ ない。また、本実施の形態において、マスク層35およ び42は後の工程で除去されるので、単結晶層52は、 単結晶層52の表面と半導体層32の表面とが同一平面 になるように形成される。それによって、マスク層35 および42を除去した後における半導体装置用基板10 0の基板面98が平坦になる。このようにして、平坦な 基板面98を有する半導体装置用基板100が形成され る。

【0073】側壁保護部94は窒化材料から形成されて いるので、マスク層35および42がアッシング等によ り除去されたときに、側壁保護部94も半導体層32の 表面まで除去される。従って、絶縁領域62から境界領 域82を介して非絶縁領域72まで平坦な基板面98が 形成される。このようにして、半導体装置用基板200 が形成される。

【0074】半導体装置用基板200は、絶縁層22の 側面のうち、半導体基板12の近傍の側面が半導体層3 2の側壁よりも非絶縁領域72側に存在するように形成 されている。

【0075】尚、図2(D)において、単結晶層52を 成長させる条件によっては、側壁保護部94と絶縁層2 2との境のエッジu に空間が生じる場合がある。

【0076】図3は、本発明に従った第3の実施の形態 による半導体装置用基板の製造方法を工程順に示した半 導体装置用基板の拡大断面図である。

る。図2 (E) によれば、縦方向のマージンが t ´ ´ で 50 【0077】図3 (A) を参照して、まず、図1 (A) と

(8)

同様に、半導体基板12上に、絶縁層22、半導体層3 2 およびマスク層35、42が形成される。

13

【0078】次に、半導体層32がパターニングされたマスク層35、42に従ってRIEにより異方的にエッチングされる。それによって、絶縁層22へ貫通するトレンチ54が形成される。トレンチ54は、半導体層32のエッチングによって露出した絶縁層22の表面部を底面とし、半導体層32の側部を側面とする。

【0079】さらに、絶縁層22のトレンチ54側の一 10 部分がウェット・エッチングされる。即ち、絶縁層22 のトレンチ側エッチングが行われる。絶縁層22はウェ ット・エッチングによって等方的にエッチングされるた め、半導体層32の下に存在する絶縁層22がトレンチ 54の側面の方向、即ち、半導体基板12の表面へ向か う方向に対して垂直な横方向へエッチングされる。それ によって、半導体層32の側部および底部が露出する。 【0080】図3 (B) を参照して、第1の実施の形態と 同様に、側壁保護部94がトレンチ54の側面に形成さ れる。ただし、側壁保護部94は、半導体層32の側部 20 だけでなく、サイド・エッチングされた絶縁層22が存 在していた半導体層32の下方にも形成される。よっ て、保護層92が絶縁層22より薄く堆積されても、側 壁保護層94の絶縁層22側面からの厚さ t ´は、絶縁 層22の残膜厚しよりも厚いので、続く基板側エッチン グの後でも、半導体層32は露出しない。

【0081】図3(C)を参照して、トレンチ54の底面から半導体基板12までに存在する絶縁層22をウェット・エッチングする。即ち、本実施の形態において、絶縁層22の基板側エッチングは、トレンチ側エッチン 30グが実行され、側壁保護部94が形成された後に行われる。

【0082】第2の実施の形態と同様に、トレンチ側エッチングの際に、絶縁層22のうちトレンチ54側の一部分は、既にエッチングされている。従って、基板側エッチングにおいては、絶縁層22のうち半導体基板12の比較的近くに残存している部分が、基板側エッチングによって、等方的にエッチングされる。それによって、上述したように、保護層92が絶縁層22より薄く堆積されても、残存している絶縁層22の膜厚tを調節する40ととによって、絶縁層22は半導体層32の下までサイド・エッチングされないようにすることができる。従って、半導体層32は露出していない。尚、残膜厚tは、側壁保護層94の絶縁層22側面からの厚さt´よりも小さい。

【0083】また、図2(E)と同様に、縦方向のマージンを考慮してもよい。それによって、基板側エッチングにおいて、絶縁層22が厚さも「以上にサイド・エッチングされても、半導体層32は露出しない。

【0084】一般に、どの程度の残膜厚tの絶縁層22 50 の下に存在する半導体層32がトレンチ54の側面の方

がRIEのブラズマによるダメージから半導体基板12を 保護できるかは明確に特定できない。

【0085】しかし、本実施の形態によれば、トレンチ側エッチングおよび基板側エッチングはともに等方性のエッチングである。よって、絶縁層22がRIEによりエッチングされることがないので、トレンチ側エッチングによって半導体基板12が絶縁層22を介してダメージを受ける可能性が無く、半導体基板12への結晶欠陥がさらに生じ難くなる。

【0086】図3(0)を参照して、半導体基板12の 表面から単結晶層52をエピタキシャル成長させること によって、トレンチ54内部に単結晶層52が形成される。

【0087】第1の実施の形態と同様に、半導体基板12の表面は露出しているものの半導体層32が露出していないので、単結晶層52は半導体基板12からエピタキシャル成長し、半導体層32からは成長しない。

【0088】よって、境界領域82またはその近傍においてバンプは形成されず、結晶欠陥も生じない。

【0089】また、本実施の形態において、マスク層35 および42は後の工程で除去されるので、単結晶層52の表面と半導体層32の表面とが同一平面になるように形成される。それによって、マスク層35 および42を除去した後における半導体装置用基板100の基板面98が平坦になる。このようにして、平坦な基板面98を有する半導体装置用基板100が形成される。

【0090】側壁保護部94は窒化材料から形成されているので、マスク層35 および42がアッシング等により除去されたときに、側壁保護部94も半導体層32の表面まで除去される。従って、絶縁領域62から境界領域82を介して非絶縁領域72まで平坦な基板面98が形成される。このようにして半導体装置用基板300が形成される。

【0091】半導体装置用基板300は、絶縁層22の側面のうち、半導体基板12の近傍の側面が半導体層32の側壁よりも非絶縁領域側72に存在し、かつ、絶縁層22の側面のうち、半導体層32の近傍の側面は半導体層32の側壁よりも絶縁領域側82に存在する。

) 【0092】図4は、本発明に従った第4の実施の形態 による半導体装置用基板の製造方法を工程順に示した半 導体装置用基板の拡大断面図である。

【0093】まず、図1(A)と同様に、半導体基板1 2上に、絶縁層22、半導体層32およびマスク層3 5、42が形成される。

【0094】次に、図4(A)を参照して、半導体層3 2がパターニングされたマスク層35、42に従って等 方的にエッチングされ、絶縁層22へ貫通するトレンチ 54が形成される。それによって、マスク層35、42 の下に存在する半導体層32がトレンチ54の関東の方 向ヘサイド・エッチングされる。即ち、半導体層32は 半導体基板12の表面へ向かう方向に対して垂直な横方 向ヘサイド・エッチングされる。

【0095】図4 (B)を参照して、側壁保護部94 が、第1の実施の形態と同様にして、トレンチ54の側 面に形成される。側壁保護部94は、マスク層35、4 2の下に入り込み、半導体層32の側部を被覆する。従 って、側壁保護部94を形成するために堆積される保護 層92 (図1 (B) 参照) の膜厚は絶縁層22の膜厚よ 保護部94の横方向の厚さは、絶縁層22の膜厚よりも 厚い。

【0096】図4 (c) を参照して、トレンチ54の底 面から半導体基板12までに存在する絶縁層22をウェ ット・エッチングする。本実施の形態においては、第1 から第3の実施の形態と異なり、絶縁層22は、1回の ウェット・エッチングによってエッチングされる。トレ ンチ54の側面からの側壁保護部94の横方向の厚さ t ´は絶縁層22の膜厚tよりも厚いので、絶縁層22が サイド・エッチングされても半導体層32は露出しな 41

【0097】本実施の形態においては、図4(A)に示 すエッチングによって絶縁層22はエッチングされてい ない。しかし、図4 (E) に示すように、絶縁層22の 一部をエッチングしてもよい。それによって、絶縁層2 2がサイド・エッチングされて、半導体層32の底面の 一部が簬出され、図4(B)において側壁保護部94が 半導体層32のその底面の一部を被覆する。それによ り、図2 (E) で示される形態と同様に、横方向のマー ジンだけでなく、縦方向のマージンを考慮して、図4 (c) における絶縁層22のエッチングが処理され得 る。即ち、絶縁層22が厚さも、以上にサイド・エッチ ングされても、半導体層32は露出しないように設計す るととができる。

【0098】図4 (D)を参照して、半導体基板12の 表面から単結晶層52をエピタキシャル成長させること によって、トレンチ54内部に単結晶層52が形成され る。

【0099】第1の実施の形態と同様に、半導体基板1 2の表面は露出しているものの半導体層32が露出して 40 いないので、単結晶層52は半導体基板12からエピタ キシャル成長し、半導体層32からは成長しない。

【0100】よって、境界領域82またはその近傍にお いてバンプは形成されない。従って、境界領域82また はその近傍の単結晶層52の表面には、結晶欠陥は生じ ない。

【0101】また、本実施の形態において、マスク層3 5 および42は後の工程で除去されるので、単結晶層5 2は、単結晶層52の表面と半導体層32の表面とが同 一平面になるように形成される。それによって、マスク 50 垂直する方向Xへ成長するシリコン結晶の成長速度とシ

層35および42を除去した後における半導体装置用基 板100の基板面98が平坦になる。このようにして、 平坦な基板面98を有する半導体装置用基板100が形 成される。

【0102】側壁保護部94は、窒化材料から形成され ているので、マスク層35および42がアッシング等に より除去されたときに、側壁保護部94も半導体層32 の表面まで除去される。従って、絶縁領域62から境界 領域82を介して非絶縁領域72まで平坦な基板面98 り薄いにもかかわらず、トレンチ54の側面からの側壁 10 が形成される。このようにして半導体装置用基板400 が形成される。

> 【0103】半導体装置用基板400は、絶縁領域62 と非絶縁領域72との境界に存在する半導体層12の側 面および絶縁層22の側面は、ともに絶縁領域62と非 絶縁領域72との境界に存在するマスク層35、42の 側面よりも絶縁領域62側に存在する。

【0104】図5は、本発明に従った第5の実施の形態 による半導体装置用基板の製造方法を工程順に示した半 導体装置用基板の拡大断面図である。

【0105】図5 (A) は、図4 (A) と同様の状態を示 す。よって、マスク層35、42の下に存在する半導体 層32がトレンチ54の側面の方向へサイド・エッチン グされている。

【0106】図5 (B) は絶縁層22がエッチングされ た後の状態を示す。本実施の形態は、他の実施の形態と 異なり、側壁保護部が形成されない。また、絶縁層22 は、ウェット・エッチングされるので、半導体基板12 の表面への方向に対して垂直な横方向へサイド・エッチ ングされる。

30 【0107】本実施の形態においては、半導体層32お よび絶縁層22がともにウェット・エッチングされてい る。よって、半導体層12の側面および絶縁層22の側 面は、ともに絶縁領域62と非絶縁領域72との境界に 存在するマスク層35、42の側面よりも絶縁領62域 側に存在する。また、絶縁層22は半導体層32の後に ウェット・エッチングされている。よって、絶縁層22 の側面は半導体層32の側面よりも絶縁領域62側に存 在する。よって、マスク層35 および42、半導体層3 2および絶縁層22が逆階段状に形成される。

【0108】さらに、半導体基板12の表面から半導体 層32の表面までの距離 h および半導体層32の側面と マスク層35または42の側面との間の距離 dが、 d/ h≥0.75を満たす。以下にその理由を記述する。

【0109】図5 (D) を参照して、半導体基板12の 表面と半導体層32の側面とから単結晶をエピタキシャ ル成長させることによって、トレンチ54内部に単結晶 層52が形成される。

【0110】一般に、シリコンをエピタキシャル成長さ せた場合に、シリコン基板の結晶面(100)に対して

リコン基板の結晶面(OlO)に対して垂直する方向Y へ成長するシリコン結晶の成長速度との比が1:0.75で

【0111】本実施の形態において、半導体基板12の 表面が結晶面(100)に該当し、半導体層32の側面 が結晶面(010)に該当する。

【0112】半導体層32の側面からも結晶は成長する が、半導体層32の側面からの結晶はマスク層35によ ってトレンチ54の外側へ半導体層32の表面を越えて 半導体層32の表面を越えて成長するには、半導体層3 2の側面からの結晶は横方向、即ち、方向Yへ距離 d以 上成長しなければならない。

【0113】一方で、半導体基板12の表面から成長す る結晶は、方向Xへ結晶が成長する速度よりも1/0.75= 約1.33倍速い。

【0114】よって、本実施の形態において、距離hお よび距離 d が、 d / h ≥ 0.75を満たすことによって、半 導体層32から成長する結晶が半導体層32の表面を越 結晶が半導体層32の表面を越える。従って、非絶縁領 域72に形成される単結晶層52の表面にはバンプが発 生せず、結晶欠陥も生じない。

【0115】また、本実施の形態において、マスク層3 5 および42は後の工程で除去されるので、単結晶層5 2は、単結晶層52の表面と半導体層32の表面とが同 一平面になるように形成される。それによって、マスク 層35および42を除去した後における半導体装置用基 板100の基板面98が平坦になる。このようにして、 平坦な基板面98を有する半導体装置用基板100が形 30 部分SOI基板の拡大断面図。 成される。従って、絶縁領域62から境界領域82を介 して非絶縁領域72まで平坦な基板面98が形成され る.

【0116】よって、本実施の形態によれば、側壁保護 層92を設けることなく、結晶欠陥が少なく、かつ平坦 な半導体装置用基板500が形成され得る。

【0117】以上に、本発明に従った実施の形態を記述 してきたが、これらの実施の形態において、側壁保護部 94の形状や材料および絶縁層22の膜厚あるいは残膜 厚tは、堆積工程およびエッチング工程を調節すること 40 82 境界領域 によって任意に変更することができる。それによって、 絶縁層22が基板側エッチングされた後、半導体層32 が露出しないようにすることは当業者にとって容易であ り、そのような実施の形態は総て本発明の効果を有する

限り本発明の範囲に属する。

[0118]

【発明の効果】本発明に従った半導体装置用基板を製造 する方法によれば、表面の結晶に欠陥が少なく、かつSO Iの構造を有する領域とSOIの構造を有しない領域との間 に段差がない平坦な表面を有する半導体装置用基板が提 供される。

18

【0119】本発明に従った半導体装置用基板は、表面 の結晶に欠陥が少なく、かつSOIの構造を有する領域とS 成長することを抑制される。半導体層32からの結晶が 10 OIの構造を有しない領域との間に段差がない平坦な表面 を有する。

【図面の簡単な説明】

【図1】本発明に従った第1の実施の形態による半導体 装置用基板の製造方法を工程順に示した半導体装置用基 板の拡大断面図。

【図2】本発明に従った第2の実施の形態による半導体 装置用基板の製造方法を工程順に示した半導体装置用基 板の拡大断面図。

【図3】本発明に従った第3の実施の形態による半導体 えて成長する前に、半導体基板12の表面から成長する 20 装置用基板の製造方法を工程順に示した半導体装置用基 板の拡大断面図。

> 【図4】本発明に従った第4の実施の形態による半導体 装置用基板の製造方法を工程順に示した半導体装置用基 板の拡大断面図。

> 【図5】本発明に従った第5の実施の形態による半導体 装置用基板の製造方法を工程順に示した半導体装置用基 板の拡大断面図。

> 【図6】従来の方法に従って、BOX層20をウェット・ エッチングして得られたSOI領域と非SOI領域とを有する

【符号の説明】

10、12 半導体基板

20、22 絶縁層

30、32 半導体層

35、40、42 マスク層

50、52 単結晶層


54 トレンチ

62 絶縁領域

72 非絶縁領域

92 保護層

100、200、300、400、500 半導体装置 用基板



(図5) 【図4】 (A) (E) (B) (B) (C) 82 62 <u>500</u> (C) 72 <u>400</u> (D)

フロントページの続き

(72)発明者 佐 藤 力

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝横浜事業所内

(72)発明者 水 島 一 郎 神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝横浜事業所内

(72)発明者 親 松 尚 人

神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝横浜事業所内

Fターム(参考) 5F004 BA04 DB03 EA10 EA29 EB08

FA08

5F045 AB02 AF03 BB12 DB02 HA03

HA04

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.